臭氧發(fā)生器供電電源硬件設計

電源系統(tǒng)硬件設計

　　在臭氧發(fā)生器供電電源的設計中，由于可控硅SCR在三相整流時產生的換流壓降對輸出電壓平均值和電壓波形都會產生嚴重影響。因此，在電源主回路的設計中采用大功率二極管整流取代SCR整流，使得整流電路輸出的電壓脈動很小，從而提高電源的穩(wěn)定性和效率。

　　由于電源整流部分采用不可控的二極管進行整流，輸出電壓的調節(jié)就不能通過整流部分進行控制。因此，電源輸出電壓和頻率的調節(jié)就只能通過逆變部分進行調節(jié)，即通過對逆變觸發(fā)脈沖的占空比和頻率的控制從而達到對電源輸出電壓和頻率的調節(jié)，以滿足設計要求。下面重點討論如何進行占空比調節(jié)、頻率調節(jié)和軟啟動時間調節(jié)。

 1 占空比調節(jié)單元

　　圖l為占空比調節(jié)電路。該電路是將調節(jié)器輸出的電壓信號作為壓控振蕩器VCO（Voltage Controlled Oscillator）的輸入信號，此信號是一個在0～5 V之間變化的直流電壓信號，即INPUT信號，由于VCO是一個電流控制振蕩器，對定時電容C1的充電電流與從引腳9輸入的控制電壓成正比，使VCO的振蕩頻率正比于該控制電壓。當VCO控制電壓為0 V時，其輸出頻率zui低；當輸入控制電壓等于電源電壓VDD時，輸出頻率則線性增大到zui高輸出頻率。VCO振蕩頻率的范圍由R1、R2和C1決定。VCO振蕩頻率由CD4046的引腳4直接輸出到CPLD處理單元，CPLD內部通過對該脈沖信號的計數(shù)來控制逆變觸發(fā)脈沖的寬度，來調節(jié)觸發(fā)脈沖的占空比。

　　1．2軟啟動時間的調節(jié)單元

　　圖2為軟啟動時間調節(jié)電路。該電路單元是將調節(jié)器輸出信號作為電壓比較器LM339的輸入信號，此信號是一個在0～5 V之間變化的直流電壓信號（即INPUT信號）。按照設計要求，LM339的引腳6給定電壓為1 V，當INPUT信號的電壓大于l V時，LM339的引腳l通過上拉電阻輸出一個高電平作為啟動信號送入CPLD。在CPLD內部通過調節(jié)外部的撥段開關控制比較器的輸出，從而控制軟啟動的時間。

　　1．3頻率調節(jié)單元

　　圖3為頻率調節(jié)電路。通過調節(jié)CD4046外接電位器POTll，控制VCO輸出脈沖的頻率，根據(jù)設計要求，該電路將輸出一個變化范圍在1～6 kHz之間的脈沖信號PLS，將該信號作為CPLD的輸入信號。在CPLD內部通過計數(shù)延時和占空比設計要求，zui終輸出一個頻率在400～3 000 Hz之間符合占空比要求的逆變觸發(fā)信號，并可通過POT11調節(jié)該信號的頻率。

　　2 系統(tǒng)軟件設計

　　該系統(tǒng)軟件設計是根據(jù)系統(tǒng)功能要求而設計的，基于EPM7128的軟件程序設計分為：輸出脈沖占空比調節(jié)、頻率調節(jié)、軟啟動時間調節(jié)和過壓過流報警。開發(fā)系統(tǒng)使用VHDL語言進行模塊化編程，這樣可以提高程序的移植性，縮短開發(fā)周期，降低開發(fā)成本。而且易于維護系統(tǒng)軟件，提高可靠性。圖4是輸出的兩路PWM脈沖仿真波形，其中GCLK是一個基準時鐘源，CLKl和CLK2分別是經VCO轉換的頻率調節(jié)和占空比調節(jié)信號，SET和SOFT分別是2個外接的4位占空比調節(jié)和軟啟動調節(jié)撥段開關。

　　3 結束語

　　介紹了基于CPLD的臭氧發(fā)生器電源控制系統(tǒng)的軟硬件設計。數(shù)字電路在電源控制系統(tǒng)的應用使得該系統(tǒng)的可靠性增強、功能更加完善，該控制系統(tǒng)只需調節(jié)外接的2個撥段開關就可實現(xiàn)對輸出脈沖的占空比調節(jié)和對軟啟動時間的控制，從而使電源控制更方便和靈活。通過調試工業(yè)現(xiàn)場，該控制系統(tǒng)能*對中頻臭氧電源的控制，而且具有抗干擾能力強、穩(wěn)定性好等優(yōu)點，具有廣泛的應用前景。

資料整理：青島維斯特電子凈化設備有限公司 趙德平